This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : Jammery 17, 1987

Int. Class. 1 E 01 L 21/56

Seq. No. for Official Use: X-6835-57

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE : SHO 60-148864, July 5, 1985

DIVENTOR : Toureo KAMATA, NEC Tempgate, Ltd.

4-12-12 Ritemachi, Temegara-Shi

APPLICANT : NEC Yamagara, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCRIEADA, Patent Agent

MESER OF INVENTIONS: 1

RECUEST FOR EXAMINATION : None

1. Mitle of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

. 2. Claim

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Field of commercial utility]

This invention relates to a method of manufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, n cessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a regin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as neasurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Pig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



.

⊕公開特許公報(A)

昭62-9639

@Int.Cl.

规则記号

厅内整理番号

母公開 昭和62年(1987)1月17日

H 01 L 21/56

R-6835-5F

零査請求 未請求 発明の数 1 (全2頁)

公発明の名称 半導体装置の製造方法

到特 图 昭60-148864

母出 既 昭60(1985)7月5日

母 発明 者 既 侯 常即 母出 职 人 山形日本電気株式会社 山形市北町 4 丁目12番12号 山形日本電気探式会社内

山形市北町4丁目12番12号

四代 理 人 弁理士 内 原 音

99 25 1

2 特許請求の疑問

パメーンニングされた記録を有するプリント記録面板化牛導体ナップを搭取し、放牛減体ナップ の電板と前記記録との記録を行い、側面倒止後と れを切断分離することを発表とする半導体装置の 製造方法。

3. 另明の評議な収明

(重要上の利用分野)

本発明は、半減体級費の製造方法に関し、特に 小型トランジスタ。ダイオード。小型ICのチャ プ部品を信気度率くかつ安価に提供するものでも る。

(女朱の技術)

.

女夫、との我の半選件チャブ祝品は、パンテン

グされたリードブレームに半球はペレットを搭数・ 総線を行ったのち、リード形状の加工を行いナッ ブ形状にするものや、セラミック配品に半端はペ レットを搭載・鉄線し機能到止するものがある。 【発明が解決しようとする問題点】

在来の製法に基づくらのは、和本の利では対止 技にリード加工を行うために制度性等の取で劣化 が見られるが、形状寸法のパラフキが大きいとい う欠点があり、実装工程でのトラブルの景図となっている。

又、快者の代では、材料が高値である事の外に 材料高値の寸圧パラッキ。例止寸圧パラッキが大 えいという欠点があり、十はり実在工程でのトラ ブルの英因となっている。

(M無点を無決するための手取)

本現明は、あらかじめま子供がに合致したパターシェングを施したプリント配記が低化半減体ペシットを搭載し、必要な内部結果を行い、その状象子面を製造で創止し、しかる技剣止俣プリント配置が低を切断分離し、個4の半減体な子に分配

するものである。 との形、 太子の家 気軽性の配食 ヤマーキング本の工程は55時・分割の配せいずれ でもよく、 太子は近やプロセスの意識化ドエタ展 もやりやすい工程で行えばよい。

(突路例)

次化、本発明について図面を参照して取明する。 第1回は完成した展盘の傾面及び断面を扱わしている。第2回のは本板をの組立に用いるブリント配服蓄板の質断面図、同図内はとのブリント配 超帯板の平面部分図である。以降電面に従い単立 工程を取明する。

プリント配置基板1 K半減体ペレット3 をソルダー2で取りつけ固定し、ポンディンダワイヤー 4 で超離する。との様子を無3 関化示す。 次 K 、 東子面を倒版5 で対止する。対止は全面でも部分的 K 行ってもよい。 第4 団 K とれを示す。 是 4 K ま子を切断分離し 兄 成品 と たる。 との様子を 第5 団 K 示す。 切所は ス ルーホール の 中央 都 を 正 確 K 行う 事 K より、 裏面 の 契 低用 コン メ クトとの 注 超 を 扱う ことなく 分離 出来る。

1 ……ブリント配知玄板、2 ……マウントソルダー、3 ……半汎体ペレット、4 ……ポンディングワイヤー、5 ……針止出版。

代章人 并章士 内 原

(お用の効を)

以上和明したほに、本質明によれば加工作度が 本く品質のよい、小型リードレステップニュリア ま子が持られる。外形は従来のリード加工による ナップキャリアに比較し30~50~小型化する事ができ、今後の小数化を向にも十分対応できる。 素子は小型のダイメードやトランジスタから、大 形のレTIま子さで広く選用化果、その効果は例 り知れない。

4. 四面の厄年な説明

第1回は本発明の一集第例による牛導体保健の 部分断面を示した質面図である。

第2回以少よび第2回向はそれぞれブリント配 最来域の断面シよび平面圏である。

(京3日はブリント配製蓄板に半端はペレットを搭載し外部強子と結照した様子を表わしている報面である。

第4回は半導体象子面を促進用の形で剣止した 様子を表わず断面数である。

